您将在模块4.6中学到什么
学习本节后，您应该能够：
认识到对代码转换器的需求。
了解二进制编码器的操作。
优先编码器。
二极管矩阵编码器。
了解解码器/解复用器的操作。
基本解码器操作。
74系列解码器IC。
BCD到十进制。
BCD到7段。
地址解码器。
了解解码器/解复用器的共同特征。
芯片使能。
解码器显示选项。
级联解码器。
显示消隐。
纹波消隐。
锁存解码器。
使用软件模拟电路操作。
二进制编码器
数字电子模块1（数字系统）描述了许多不同的二进制代码，用于在数字电路中执行一系列功能。数学、图形、数据操作和物理控制系统是使用二进制数据执行的许多功能之一，并且这些用途中的每一个都可能需要以各种形式的二进制代码排列的二进制数据。例如，文本可以由ASCII码（美国信息交换标准代码）表示，其中每个字母、数字或符号都由7位二进制代码表示。计算器中的十进制数字可以使用BCD（二进制编码十进制）发送到数字显示器.请注意，“代码”一词出现在每个标题中，并且二进制代码与普通二进制代码不同，因为它以特定方式排列以适应给定目的。
优先编码器
二进制编码器通常具有多个必须互斥的输入，即任何时候只有一个输入可以处于活动状态。然后，编码器在输出引脚上产生一个二进制代码，该代码响应已激活的输入而变化。
优先编码
因为在使用输入开关时总是有可能一次激活多个输入，因此大多数此类编码器具有“优先编码”功能，如果同时激活多个输入，则输出将只选择最重要的有效输入。例如，如果将6和7按在一起，则BCD输出将指示7。NXP（飞利浦半导体）的74HC到4线优先编码器的引脚图如图4.4.1所示。
图4.4.HC到4线优先编码器
根据编码目的，每个不同的IC都有其解决编码问题的特定方法。例如，一个简单的十进制到BCD（或10到4行）编码器应该有10个输入引脚，但实际上74HC只有9个。假设存在第十个条件（零），因为当没有1到9个输入引脚中的一个处于活动状态，这必须指示为零。
输入引脚可用于连接十进制键盘上的开关，编码器将输出4位BCD码（至），具体取决于按下了哪个键，或者只是识别十个键中的哪一个通过在四位BCD码中输出适当的数字，电路中的输入线处于活动状态。
芯片使能输入
其他一些编码器IC还具有额外的输入和输出，允许将多个IC连接在一起，从而在可用的输入和输出线路数量方面实现更大的灵活性。其中包括ENABLE输入（通常标记为E），它可能包含一个或多个输入引脚，这些引脚需要应用特定的逻辑电平（通常为逻辑0）以激活编码操作。如果没有正确的ENABLE信号，IC的输出引脚将保持在其非活动状态。
开关弹跳
组合逻辑电路的一个问题是，当IC的输出发生变化时，可能会发生输出数据的意外变化。这可能是由于开关触点在关闭时“弹跳”等问题造成的，从而在很短的时间内在逻辑电平上产生快速且不可预测的变化，但是逻辑IC以高速运行并且会响应这些非常快速的变化。
种族危险
问题也可能由于“竞争风险”而发生，其中数字信号通过逻辑电路的不同路径可能具有不同数量的门。例如，在两个电路输入端同时变化的两个逻辑信号可能在电路稍后被施加到某个公共门之前通过电路采用不同的路径。但是，例如，如果一个信号通过六个门，而另一个信号通过七个门，则每个信号将遇到不同的总传播延迟，因为它们遇到的门数量不同。因此，它们每个到达公共门的时间都会略有不同，因此在很短的时间内，该门输出可能会出现意外的逻辑电平。
在使用编码器等组合逻辑IC时，必须考虑开关弹跳和竞争危险等问题，并且一种（尽管不一定是最好的）解决方案可以是在数据可能发生变化时暂时将ENABLE引脚设为高电平。这会在短时间内禁用编码器，直到信号数据稳定在其新状态，因此在输入信号变化期间输出不会出现错误。
图4.4.HC线至3线编码器
74HC至3线编码器
74HC还使用优先级编码并具有八个低电平有效输入和一个三位低电平有效二进制（八进制）输出。74HC的内部逻辑如图4.4.2所示
该IC由低电平有效启用输入(EI)启用，并提供低电平有效启用输出(EO)，以便可以级联连接多个IC，允许对更多输入进行编码，例如16到6线编码器使用两个8对3编码器。CMOS74HC还使用低电平有效输入和输出。74HC的工作原理见表4.4.1所示的真值表。
请注意表4.4.1中IC仅在EI为低电平时有效，并且对于由低逻辑电平(L)选择的每个输入，所有较低值的输入都表示“不关心”，这是优先编码的典型特征。
另外两个输出（GS和EO）用于级联连接额外的74HCIC。
TheEIinputisnormallyusedonthemostsignificantICandwheneveraninputonthisICisselected,theEOoutputgoeshigh(disablinganylesssignificantICs),andtheGroupSelect(GS)outputgoeslowindicatingthatthegroupofoutputs这个IC是活跃的。
图4.4.到4线编码器（Logisim模拟）
16到4线编码器
图4.4.3显示了在Logisim中创建的模拟，它演示了如何将两个74HCIC级联以构成16到4线编码器。请注意EI如何用于启用最重要的编码器，以及图表中心的EO和EI如何用于级联IC。由于输出（到FFFF16）现在需要4位。GS（组选择）引脚在最高有效IC上的任何输入处于活动状态时变为其低逻辑状态，用于为高于7的任何输出值创建第四个输出位(23)。
在此模拟中，可从模块4.6获得，编码器的低电平有效输出已被反转，以向十六进制显示提供高电平有效输入。
图4.4.4二极管矩阵十进制转BCD编码器
二极管矩阵编码器
在非标准应用需要编码器的情况下，它们也可以使用二极管矩阵来实现，例如图4.4.4所示的十进制转BCD编码器。
在此示例中，当十个开关中的任何一个闭合时，+5V仅应用于其中一条水平线。任何其阳极连接到该水平线并且其阴极连接到垂直线（通过连接到Gnd的电阻保持在零伏）的二极管将导通。
当电流流过任何电阻器时，该电阻器的顶部将为+4.4V（即+5V减去二极管两端的0.6V压降），输出将视为逻辑1。
例如，如果开关6闭合，则连接在线路6和列X3和X2之间的两个二极管将导通，使输出X3和X2为逻辑1并给出二进制输出字（或2+4=)。
因此，这个特定的二极管矩阵将以BCD形式输出从421到1111的代码用于闭合开关0到9。
因此，通过使用二极管位置的不同布置，许多其他输出序列是可能的。
尽管本模块中描述的编码器电路可用于许多有用的编码情况，但它们有一些特性限制了它们在实际键盘编码中的使用。
优先级编码器不会感应来自同时按下的两个或多个键的信息。
键盘上的开关通常只接触很短的时间，这些基本编码器一旦松开，就无法存储和记住从按下的键输入的数据。
当开关闭合时，触点可能会“弹跳”，给出几个简短的1和0逻辑状态，而理想情况下，每次按键应该只有一个状态变化。
为了克服诸如此类的常见问题，需要更复杂的电路（或IC）。这些通常具有诸如按键反弹消除、内置数据存储器、使用时钟（振荡器）电路的时序控制以及区分同时按下的两个或多个按键的能力等功能。另一个重要特性是能够在按下键并需要读取新数据时向系统发出键盘正在控制的信号。
对于少于20个按键的小型键盘，处理通常由ASIC（专用集成电路）执行，例如MM74C键盘编码器，尽管该IC现在被一些制造商列为过时的，因为许多现代电路，尤其是那些按键较多时，使用专用的微处理器或微控制器（MCU）进行键盘解码。
二进制解码器
这些IC形式的电路通常称为解码器/解复用器，执行与编码器（或多路复用器）相反的功能。
二进制数据以一个或另一个二进制代码的形式在数字电路中使用，它是二进制位以特定顺序排列以表示“真实”数量，例如一组十进制数字（BCD代码）或文本（ASCII）。因此，在完整的数字系统中，通常需要将一种代码转换为另一种代码，或者转换二进制代码以驱动某些用户界面，例如LED显示器。
解码器是一种组合逻辑电路，它接受通常以编码形式的二进制输入，并在多条输出线的每一条上产生一位输出。任何输出线上的逻辑状态（1或0）取决于输入线上出现的特定代码。
2到4行解码器
图4.4.52到4线解码器
例如，一个2到4行解码器如图4.4.5所示，在该电路中，两个输入线可以设置为四个二进制值中的任何一个，00、01、10或11。由此产生输入，并且如果（高电平有效）启用输入设置为逻辑1，则与输入A和B处的二进制值对应的输出线变为逻辑1。其他输出线保持为逻辑0。
当输入A和B的二进制值发生变化时，输出上的逻辑1会相应地更改为不同的行。如果使能输入设置为逻辑0，则无论输入A和B出现什么值，所有输出都保持在逻辑0。
要在四个输出中的任何一个处获得逻辑1，相应的3输入AND门的所有输入必须为逻辑1。假设Enable输入为逻辑1，则通过使用NOT门反转逻辑来控制输出根据需要从输入A和B应用。
例如，如果输入A和B都为逻辑0，则顶部(00)与门的输入处的非门将两个0输入反转为逻辑1，因此逻辑1出现在00输出处。01和10与门各有一个输入直接连接到A或B输入，而另一个输入反相。
11门的A和B输入都直接连接到AND门，因此应用于A和B会导致11输出为逻辑1。
图4.4.52到4线解码器
请注意图4.4.5和图4.2.4所示的4对1线多路复用器之间的相似性。事实上，如果A和B输入用作控制线，图4.4.5可以作为图4.2.4的解复用器，而图4.4.5的使能输入用作单个数据输入。这个双重使用的例子解释了为什么解码器通常被称为解码器/解复用器。图4.4.5的电路操作在表4.4.2中以真值表的形式显示。
图4.4.HC42BCD转十进制解码器
74系列解码器IC
2到4线解码器（也称为1of4解码器）在HC和HCT类型中均有市售，有不同制造商提供的多个版本。这些通常是双封装，例如NXP的74HC，每个芯片带有两个解码器。与图4.4.5所示基本示例的一个区别（常用）是此类IC上的输出（有时还有输入）可能为“低电平有效”，这意味着有效或逻辑1状态处于较低两种可能的逻辑状态的电压，因此当输出为“逻辑1”时，输出为灌电流。这提供了比逻辑1处于其高电压和源电流时更大的驱动能力。
此外，解码器IC经常用于激活其他IC的启用或芯片选择(CS)输入，这些输入通常为低电平有效，因此具有低电平有效输出的解码器可以节省使用额外的反相器门。
74系列IC的另一个特点是在IC输入和输出端普遍存在缓冲门（可能是反相或非反相），以提高输入和输出能力钳位二极管和限流电阻器也经常包含在输入端和输出，以提供对高静电外部电压的改进保护。
BCD到十进制解码器
TexasInstruments的74HC42BCD到十进制解码器IC包含更复杂的电路，如图4.4.6中的框图和逻辑示意图所示。
输入为4位BCD格式，标记为Y0到Y9的十个输出中的每一个都为到0101的适当BCD输入生成逻辑0。任何大于0101的输入值都会导致所有输出引脚保持高电平，如表4.4.3中的淡蓝色所示。
请注意，真值表（表4.4.3）将适当的高逻辑电平和低逻辑电平分别显示为1和0，以匹配可下载的Logisim仿真中显示的逻辑电平。
在大多数IC数据表中，电平显示为H（较高电压）和L（较低电压），以避免在使用负逻辑的情况下产生混淆。
图4.4.7冷阴极显示
BCD到十进制解码器最初用于驱动冷阴极数字显示器（数码管），它是带有0到9形状的十个阳极的霓虹灯填充玻璃插件管，当被高压激活时会发光。
但是，十进制解码器也可用于各种其他用途。请记住，解码器通常也称为解复用器，因为它们可用于许多解复用任务以及驱动控制系统中的灯、电机和继电器等设备。
图4.4.8驱动7段显示器
BCD到7段解码器
由于冷阴极显示器需要高压驱动，因此大多被采用7段显示器的低压LED或LCD显示器所取代，因此BCD转7段解码器已成为最常用的解码器之一。
如图4.4.8中的框图格式所示，这种类型的解码器有4个二进制编码的十进制输入和一个输出，用于构成7段显示器的7个LED中的每一个。第八个LED（标记为dp或有时标记为h）通常由解码器外部的一些额外逻辑控制。7段显示器可能有一个共阴极连接，需要由逻辑1输出驱动，或共阳极连接需要来自解码器的逻辑0输出。
解码器/驱动器
根据所使用的解码器IC和显示器类型，尽管有时可能需要使用晶体管放大器来驱动显示器的每一段，但仍有可用的解码器/驱动器IC，例如74LS46、47、48和49，它们具有足够的输出电流和输出设计的选择，例如集电极开路、内部上拉电阻和高电平有效或低电平有效输出电平，允许直接连接到LED和白炽灯显示器。
7段字体
图4.4.9典型的7段字体
当被正确的逻辑电平点亮时，七段显示器将显示从0到9的所有十进制数字。根据IC的逻辑设计，一些解码器会自动将显示大于9的任何值显示为空白，而另一些则显示从10到15的每个值的唯一（非数字）模式，如图4.4.9所示，并且可以显示6和9，带或不带“尾巴”。为了显示十六进制数字，字母AbCdE和F用于避免大写B和8以及大写D和0之间的混淆。
图4.4.10基本BCD到7段解码器的Logisim仿真
74LS49BCD到7段解码器
图4.4.10是Logisim的屏幕截图，显示了基本BCD到7段解码器的工作模拟（基于德州仪器公司7段解码器TTL范围内的74LS49）。该IC使用图4.4.9中所示的字体和一个低电平有效的BI引脚用作消隐输入。
消隐
消隐输入引脚BI可用于关闭显示器以降低功耗，也可通过可变宽度脉冲波形驱动它以快速打开和关闭显示器，从而改变显示器的表观亮度。
使BI输入逻辑0使显示空白，无论解码器BCD输入上存在什么数据。
74LS48BCD到7段解码器特性
图4.4.11BCD到7段解码器/驱动器，带有纹波消隐和灯测试设备
纹波消隐
由于BCD至7段解码器旨在驱动单个7段显示器，数字显示器的每个数字都由单独的解码器驱动，因此在需要多个数字时，使用称为波纹消隐的技术，这允许消隐输入多个IC级联连接。第一个解码器IC（控制最高有效位）的纹波消隐输出(RBO)被馈送到下一个最高有效位解码器的消隐输入引脚，依此类推。
当逻辑0应用于解码器的纹波消隐输入(RBI)时，仅当该特定解码器的BCD输入为时才会使显示消隐。因此，逻辑0输入将消隐任何为0的显示数字。这允许抑制数字中的任何前导零或尾随零，例如0077或7.700。
74系列（至型）中有许多BCD到7段解码器IC，每个都有不同的变化，例如高电平有效或低电平有效输出、大电流驱动器输出、显示字体选择（无论是6和9是否有“尾巴”），以及用于检查所有LED是否正常工作的灯测试输入。
图4.4.11是使用这些高级功能的BCD到7段解码器的屏幕截图。单击“模拟可用”按钮下载该电路的工作模拟。请注意，虽然模拟的工作方式与真实解码器（如74LS48）类似，但因为真实芯片上的BI输入和RBO输出共享一个公共引脚，这会给模拟器带来问题。因此，通过使用两个三态缓冲器来分离输入和输出信号来改变逻辑。
图4.4.12三态缓冲器
三态逻辑
图4.4.11所示的仿真使用两个三态缓冲器（也称为三态缓冲器）来实现共享输入和输出引脚之间的隔离。必要的隔离是通过使用两个简单的三态缓冲器来实现的，如图4.4.12所示，以便共享引脚可以是输入或输出，但不能同时是。
图4.4.12中的三态缓冲器(a)与普通缓冲器一样有一个输入和一个输出，但它也有一个控制(Ctrl)输入。该输入在保持为逻辑1时启用缓冲器，因此其输入处出现的任何逻辑电平也出现在其输出处。
然而，当逻辑0应用于Ctrl输入时，缓冲器被禁用并且其输出呈现高阻抗状态。也就是说，它会占用连接到其输出的线路上出现的任何逻辑电平，无论其输入上的逻辑电平是什么。它实际上是开路，就像使启用输入低电平打开了其输入和输出之间的开关一样。
三态缓冲器也可用于低电平有效Ctrl输入，由逻辑0(b)启用，以及作为反相缓冲器，当Ctrl被激活(c)时反转输出。
有各种具有三态输出的设备。诸如微处理器和存储器芯片之类的设备旨在用于总线系统，其中许多输入和输出共享一个公共连接（例如数据总线）通常具有三态输出。然而，除了超大规模集成(VLSI)设备，例如计算机IC，三态逻辑通常不用于MSIIC，如图4.4.11所示。在这些较小规模的IC中，诸如集电极开路逻辑之类的替代方案更合适。分立的三态逻辑组件更常用于IC之间而不是IC内部的连接。
图4.4.HC锁存BCD到7段解码器
锁存BCD至7段解码器
与现代实践一样，TTLIC通常不推荐用于新设计，并被较新的HC和HCT版本所取代。除了这些版本的低功耗优势外，这些IC添加的一个共同特性是“数据锁存器”。这是一个半字节存储器（用于4位BCD输入），由锁存启用(LE)引脚控制，当LE为逻辑0时，它允许解码器存储当前的4位输入，以便仅显示存储的数据。然而，当锁存器未启用时，它会变为“透明”，即出现在输入端的数据的任何变化都会直接馈送到显示器。在更高版本的解码器中，任何大于BCD()自动消隐。图4.4.13显示了CMOSBCD到7段解码器的典型引脚排列。这些IC的示例是安森美半导体的MC和恩智浦（飞利浦半导体）的74HC。
图4.4.14地址解码
地址解码器
解码器也可以在计算机系统中用于地址解码。图4.4.14说明了一个典型应用，其中74HC到8线解码器用于使微处理器能够与其存储系统中的许多位置进行通信。此示例中的存储器包括8x8Kbyte存储器IC，因此每个IC包含x1字节位置，总共有8x=个位置，每个位置具有从到FFFF16的十六进制位置编号（地址）。
为了联系这些内存位置中的任何一个，微处理器会在16位地址总线上输出所需内存位置的地址，该地址可以保存=个不同值中的任何一个。然而，本例中的存储器由8个相同的IC组成，每个IC包含个位置，并且由于这个数量的位置可以通过=13条地址线来寻址，因此线（A0到A12）从微处理器连接到每个存储器IC的13个地址输入。这种通用连接意味着每个内存芯片将具有与所有其他内存IC相同的地址范围，因此任何地址范围都在到(10)由微处理器输出将接触所有8个存储器IC中的相同地址。这显然会产生问题。每个内存芯片都应该有自己的地址范围，8个IC在个10个位置的块中形成一个连续的地址序列。
这是使用地址解码器的地方。请注意，在图4.4.14中，三个最高阶地址线（A13、A14和A15）连接到74HC-to-8的3个地址输入（A0、A1和A2）线解码器。因此，如果解码器的三个启用输入（E1、E2和E3）被馈入适当的逻辑电平以启用解码器，则解码器的每个Y0到Y7引脚将为8个引脚之一输出逻辑0地址线A13到A15上三位值的可能组合.由于这三位值仅在地址总线上的16位值更改10()时才会更改，因此将使用其芯片选择(CS)输入每8KB选择存储芯片。因此，八个存储器IC将提供一组连续的存储器位置，覆盖整个64K存储器，可由微处理器寻址。
图4.4.HC到8线解码器
图4.4.16。级联74HC
74HC解码器
基于74HC的典型3到8线解码器的组合逻辑如图4.4.15所示，该IC除了地址解码外还有许多用途，通常与驱动其输入的二进制计数器一起使用，当它的八个输出不断地通过0到7序列时。典型应用包括灯控制的序列生成、点阵显示器的行扫描、模拟控制的数字操作以及需要一系列独特输出的任何地方。
74HC的数据表指出了三个使能引脚的优点，可用于将解码器简单地连接在一起以制作更大的解码器。可下载的Logisim仿真图4.4.16中显示了一个示例，其中两个74HCIC仅使用一个附加的非门连接在一起。
请注意，图4.4.16中IC上的引脚连接不是真实74HC引脚排列的连续1到16顺序，但可以通过将鼠标悬停在任何引脚上来在下载的仿真中识别。
E1（低电平有效）输入在这里用作第四个（23）数据输入，因此对于输入处的0到（到01）的计数，应用于E1的逻辑0启用顶部IC并通过非门禁用底部IC，但对于和11)到之间的计数，第四个数据输入(E1)变为逻辑1，情况相反，输出(低电平有效)在底部IC上继续其（至）序列。